Cómo duplicar la velocidad de procesamiento en dispositivos actuales

   MADRID, 23 Feb. (EUROPA PRESS) -

   Un profesor de UC Riverside ha presentado un cambio de paradigma en la arquitectura informática para duplicar la potencia de procesamiento del hardware en dispositivos ya existentes.

   Hung-Wei Tseng explica que los dispositivos informáticos actuales tienen cada vez más unidades de procesamiento de gráficos (GPU), aceleradores de hardware para inteligencia artificial (IA) y aprendizaje automático (ML), o unidades de procesamiento de señales digitales como componentes esenciales. Estos componentes procesan la información por separado, moviendo la información de una unidad de procesamiento a la siguiente, lo que de hecho crea un cuello de botella.

   En su artículo, Tseng y el estudiante graduado en ciencias de la computación de la UCR Kuan-Chieh Hsu, presentan lo que llaman SHMT (Simultaneous and Heterogeneous Multithreading). Describen su desarrollo de un marco SHMT propuesto en una plataforma de sistema integrado que utiliza simultáneamente un procesador ARM multinúcleo, una GPU NVIDIA y un acelerador de hardware de unidad de procesamiento tensor. El sistema logró una aceleración de 1,96 veces y una reducción del 51% en el consumo de energía.

   "No es necesario agregar nuevos procesadores porque ya los tienes", dijo Tseng en un comunicado.

   El uso simultáneo de componentes de procesamiento existentes podría reducir los costos de hardware informático y al mismo tiempo reducir las emisiones de carbono de la energía producida para mantener los servidores en funcionamiento en centros de procesamiento de datos del tamaño de un almacén. También podría reducir la necesidad de la escasa agua dulce utilizada para mantener frescos los servidores.

   El artículo de Tseng, sin embargo, advierte que se necesita más investigación para responder varias preguntas sobre la implementación del sistema, el soporte de hardware, la optimización del código y qué tipo de aplicaciones se beneficiarán más, entre otras cuestiones.

   El artículo fue presentado en el 56 Simposio Internacional Anual IEEE/ACM sobre Microarquitectura celebrado en octubre en Toronto, Canadá. El artículo obtuvo el reconocimiento de los pares profesionales de Tseng en el Instituto de Ingenieros Eléctricos y Electrónicos, o IEEE, quienes lo seleccionaron como uno de los 12 artículos incluidos en la edición del grupo "Top Picks from the Computer Architecture Conferences" que se publicará el próximo verano.